

(19) 대한민국특허청(KR)
(12) 특허공보(B1)

(51) Int. Cl.⁶
H02M 7/21

(45) 공고일자 1996년02월22일

(11) 등록번호 특 1996-0002552

(24) 등록일자

(21) 출원번호 특 1993-0006518

(65) 공개번호 특 1994-0025144

(22) 출원일자 1993년04월17일

(43) 공개일자 1994년11월19일

(73) 특허권자

(72) 발명자 이제필

경상남도 창원시 서상동 517-7

(74) 대리인 박장원

심사관 : 정지원 (책
자공보 제4343호)

(54) 컨버터 제어장치의 상 검출회로

명세서

[발명의 명칭]

컨버터 제어장치의 상 검출회로

[도면의 간단한 설명]

제1도는 일반적인 유도전동기의 제어 블록도.

제2도는 제1도에서 컨버터 제어부의 상세 회로도.

제3도의 (a) 내지 (b)는 제2도의 각부의 파형도.

제4도는 본 발명이 적용되는 컨버터 제어부의 블록도.

제5도는 제4도에서 상검출부의 상세 회로도.

제6a도는 제5도에서 정상순일때의 각부의 파형도.

(b)는 역상순일때 각부의 파형도.

제7a 및 b도는 제5도에서 상검출파형도.

제8도는 상순 및 상검출에 따른 변경표.

제9도 내지 제11도는 본 발명의 신호 흐름도.

* 도면의 주요부분에 대한 상세한 설명

1 : 브레이커

2A-2C : 전력차단용 콘택터

3A-3C, RA-R8 : 저항

4A-AC : 교류 리액터

5A, 5B : 컨버터 제어용 흡소자

6 : 컨버터

7 : 콘덴서

8 : 인버터

9 : 인버터 제어용 흡소자

10 : 유도전동기

11 : 위상검출용 변압기

12 : 컨버터 제어부

12A : 상검출부

12B : 입출력포트

12C : 베이스 구동부

12D : 램

12E : 롬

12F : 중앙처리장치

13 : 인버터 제어부

14 : 엔코더

15D-15H : 비교기

16D-16J : 플립플롭

17A, 17B : 앤드게이트

[발명의 상세한 설명]

본 발명은 유도전동기에 적용되는 컨버터 제어부의 상검출 기술에 관한 것으로, 특히 상순과 그에 대응하는 상을 검출하여 검출된 상순이 역상순일 경우 중앙처리장치를 이용하여 정상순으로 변경하고, 전원전압의 상과 흡소자의 상이 서로 다를 경우, 전원전압의 상과 흡소자의 상이 일치시키는데 적당하도록 한 컨버터 제어장치의 상검출회로에 관한 것이다.

제1도는 일반적인 유도전동기의 제어 블록도로서 이에 도시한 바와 같이, 입력전원의 공급을 단속하기 위한 브레이커(1)와, 상기 브레이커(1)를 통해 공급되는 전력을 차단하기 위한 콘택터(2A-2C) 및 그 콘택터(2A-2C)에 병렬 접속되어 돌입전류를 제한하기 위한 저항(3A-3C)과, 상기 저항(3A-3C)을 통해 출력되는 이상 전류를 제한하기 위한 교류 리액터(4A-4C)와, 상기 교류 리액터(4A, 4B)를 통해 출력되는 전류를 검출하기 위한 컨버터 제어용 흡소자(5A), (5B)와, 컨버터 제어부(12)의 제어를 받아 상기 교류 리액터(4A-4C)를 통해 출력되는 정현파 전압을 정류하는 컨버터(6)와, 상기 컨버터(6)의 출력전압을 평활시키기 위한 필터용 콘덴서(7)와, 인버터 제어부(13)로부터 공급되는 게이트신호에 따라 상기 콘덴서(7)의 출력 전압을 유도전동기(10)의 상전압으로 변환 출력하는 인버터(8)와, 전원전압의 위상을 검출하기 위한 위상검출용 변압기(11)와, 상기 흡소자(5A), (5B)의 출력전류(i_a), (i_b), 위상검출용 변압기(11)의 출력전압(e_a), (e_b), (e_c), 콘덴서(7)의 출력전압(V_{dc})을 공급받아 상기 컨버터(6)를 제어하는 컨버터 제어부(12)와, 인버터 제어용 흡소자(9)를 통해 공급되는 상전류 검출신호(i_u), (i_v)와 엔코더(14)를 통해 공급되는 유도전동기(10)의 각속도(ω_r)에 따른 게이트신호를 출력하는 인버터 제어부(13)로 구성된 것으로, 이와 같이 구성된 종래 시스템의 작용을 제2도 및 제3도를 참조하여 설명하면 다음과 같다.

사용자에 의하여 브레이커(1)가 단락되고, 콘택터(2A-2C)가 개방된 상태에서 전원전압이 그 브레이커(1) 및 콘택터(2A-2C)를 통해 돌입 전류 및 이상전류가 차단되고, 다시 교류 리액터(4A-4C)를 통해 컨버터(6)에 공급되어 정류된 다음, 콘덴서(7)를 통해 평활되어 인버터(8)에 공급되며, 인버터 제어부(13)에서 출력되는 게이트 전압에 의하여 이 인버터(8)로 부터 유도전동기(10)에 상전압(U), (V), (W)이 공급된다.

한편, 컨버터 제어부(12)는 흡소자(5A), (5B)의 출력전류(i_a), (i_b), 위상검출용 변압기(11)의 출력전압(e_a), (e_b), (e_c), 콘덴서(7)의 출력전압(V_{dc})을 공급받아 상기 컨버터(6)를 제어하게 되는데, 제2도 및 제3도를 참조하여 컨버터(6)의 상순신호(P1)를 출력하는 과정을 설명하면 하기와 같다.

위상 검출용 변압기(11)에서 출력되는 제3도의 (a), (b), (e)와 같은 전원단자전압(e_a), (e_b), (e_c)이 저항(R1), (R2), (R3)을 각기 통해 비교기(15A), (15B), (15C)의 비반전 입력단자에 공급되어 반전입력단자에 공급되는 접지전위와 비교되고, 이에 의해 그 비교기(15A), (15B), (15C)의 출력단자에서 제3도의 (b), (d), (f)와 같은 구형파 전압(V_a), (V_b), (V_c)이 출력되는데, 그 출력전압(V_a)은 플립플롭(16C)의 입력 데이터(D3) 및 플립플롭(16A)의 클럭신호(CK1)로, 출력전압(V_b)은 플립플롭(16A)의 입력 데이터(D1) 및 플립플롭(16B)의 클럭신호(CK2)로, 출력전압(V_c)은 플립플롭(16B)의 입력 데이터(D2) 및 플립플롭(16C)의 클럭신호(CK3)로 각기 공급된다.

이에 따라 전원전압의 상순이 정상적순일 경우($e_a \rightarrow e_b \rightarrow e_c$), 플립플롭(16A), (16B), (16C)의 출력은 모두 로직 "1"이 되고, 이로 인하여 앤드게이트(17A)의 상순신호(P1)의 로직이 "1"이 되어 컨버터(6)를 정상적으로 제어하게 된다. 그러나 역상순이 될 경우, 그 출력(P4)로 로직이 "0"이 되어 컨버터(6)의 제어가 금지된다.

그러나 이와 같은 종래의 회로에 있어서는 흡소자의 신호가 각상에 대응하지 않았음에도 불구하고 정상순일 경우에도 전원전압의 위상에 맞추어 컨버터 전류제어를 수행하게 되므로 전류 제어는 발산하게 되고, 전력회로의 소자가 파괴되는 결함을 갖게 되었다.

본 발명은 이와 같은 종래의 결함을 해결하기 위하여 흡소자에서 검출되는 전류와 위상검출용 변압기의 출력전압을 이용하여 상을 검출하고, 이를 토대로 마이크로 프로세서에서 상순과 상을 결정하도록 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.

제4도는 본 발명의 컨버터 제어부(12)의 블록도로서 이에 도시한 바와 같이, 위상검출용 변압기(11)의 출력전압(e_a , e_b , e_c)를 기 설정된 기준 신호와 비교하여 그비교상전압(V_a), (V_b), (V_c)을 이용해서 상순신호를 생성함과 아울러, 컨버터 제어용 흡소자(5A), (5B)의 출력전류(i_a), (i_b)를 기설정된 기준치와 비교하여 그 결과전류(i_a), (i_b) 및 상기 전압(V_a), (V_b), (V_c)을 이용하여 상검출신호(Q1-Q4)를 출력하는 상검출부(12A)와, 시스템에서 처리되는 데이터를 저장하는 램(12D)과, 시스템 프로그램 및 상순 변경표를 내장하는 롬(12E)과, 입출력포트(12B)를 통해 상기 상검출신호(Q1-Q4) 및 흡소자(5A), (5B)의 출력전류를 토대로 하여 상순을 점검하여 그 상순이 역상순일 경우 상순 변경표를 이용하여 정상순으로 변경하는 중앙처리장치(12F)와, 상기 중앙처리장치(12F)의 제어를 받아 컨버터(6)의 구동을 제어하는 베이스 구동부(12C)로 구성하였다.

제5도는 제4도에서 상검출부의 회로도로서 이에 도시한 바와 같이, 위상검출용 변압기(11)의 출력전압(e_a , e_b , e_c)를 기 설정된 기준신호와 비교하여 구형파의 상전압(V_a), (V_b), (V_c)을 출력하는 비교기(15D-15F)와, 상기 비교기(15D-15F)의 비교상전압(V_a), (V_b), (V_c)을 공급받아 각상의 하강에서 a상은 b상의 상태를, b상은 c상의 상태를, c상은 a상의 상태를 검출하는 플립플롭(16D-16F)과, 상기 플립플롭(16D-16F)의 출력신호를 앤드조합하여 상순신호(P2)의 논리치를 결정하는 앤드게이트(17B)와, 컨버터 제어용 흡소자(5A), (5B)의 출력전류(i_a), (i_b)를 기 설정된 기준치와 비교하여 구형파의 상전류(i_a), (i_b)를 출력하는 비교기(15G), (15H)와, 상기 상전류(i_a), (i_b)를 클럭신호로 하고, 상기 상전압(V_a), (V_b)을 입력 데이터로 하여 상검출신호(Q1-Q4)를 생성하는 플립플롭(16G-16J)으로 구성한 것으로, 이와 같이 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제6도 내지 제11도를 참조하여 상세히 설명

하면 다음과 같다.

제1도에서, 전원이 투입되면, 돌입전류 제한용 저항(3A-3C)→교류 리액터(4A-4C)→컨버터(6)→콘덴서(7)로 전류가 흘러 충전되고, 이때, 흡수자(5A),(5B)에서 검출된 전류(i_a),(i_b)와 위상검출용 변압기(11)의 출력전압(e_a),(e_b),(e_c)이 제5도와 같이 구성된 상검출부(12A)를 통해 제6도 제7도에서와 같이 상순 및 상이 검출되고, 중앙처리장치(12F)에서 최종적으로 그 상검출 결과를 토대로 상순과 그에 대응하는 상을 검출하여 컨버터(6)를 제어하게 된다.

첫째, 상순 판별과정을 설명하면, 전원전압의 위상이 정상순일 경우, 제6a도와 같이 각 상의 하강에지에서 a상에 의하여 b상의 상태가 검출되고, b상에 의하여 c상의 상태가 검출되며, 다시 c상에 의하여 a상의 상태가 검출된다.

각 상의 상태가 "하이"일때, c상을 이용하여 a상을 검출해서 각 상의 상태가 "하이"일 때, 플립플롭(16D),(16E),(16G)은 "하이"를 출력하고, 이로인하여 앤드게이트(8)에서 "하이"가 출력되어 정상순임을 나타내게 된다.

그러나 역상순일 경우, 제6b도에서와 같이, 앤드게이트(17B)에서 "로우"가 출력되고, 그 앤드게이트(17B)의 상순신호(P2)가 제4도의 입출력포트(12B)로 공급되어 중앙처리장치(12F)에 의하여 처리된다.

둘째, 상 결정과정을 설명하면, 제7도에 있어서, a상의 전류의 구형파 신호 i_a 의 하강에지에서 a상의 전압 V_a , b상의 전압 V_b 의 상태를 검출하게 되는데, 그 전압의 상태가 "하이"일 때, 플립플롭(16G),(16H)의 출력은 "하이"로 된다.

또한, b상의 전류 i_b 의 하강에지에서 비교기(15D),(15E)의 출력전압(V_a),(V_b)의 상태에 따라 그 상태가 "하이"일때, 플립플롭(16I),(16J)의 출력은 "하이"가 된다.

제4도에 도시된 중앙처리장치(12F)는 입출력포트(12B)를 통해 상기 플립플롭(16G-16J)에서 출력되는 상검출신호(Q1-Q4)를 읽어들이 제8도의 표에서와 같이 전압 또는 전류의 상을 변경하여 컨버터(6)의 전류를 제어하게 된다. 제8도에 나타나지 않은 상태는 발생될 수 없는 상태이므로 그러한 상태가 나타날 경우에는 제어를 행하지 않는다.

제8도의 표에 있어서, 한 가지만 예를 들면 Q1=0, Q2=1, Q3=0, Q4=0이고, P2=1(정상순)일 경우, 제5도의 i_a 의 하강에서 V_b 의 상태가 "하이"가 되므로 a상의 전류 i_a 를 b상 전류 i_b 로 변경하여야 하고, i_b 의 하강에서 a상과 b상의 전압상태가 "하이"로 검출되지 않기 때문에 b상의 전류 i_b 는 c상 전압과 일치함을 알 수 있고, b상의 전류 i_b 를 c상의 전류 i_c 로 변경하면 각 상의 전류는 일치하게 된다.

결국, 전원전압과 전류 검출소자의 상이 일치하지 않더라도 중앙처리장치(12F)에서 각 상을 일치시켜 정상적인 컨버터 제어가 가능하게 된다.

한편, 본 발명의 신호 흐름 과정을 제9도 내지 제11도를 참조하여 설명하면 하기와 같다.

먼저, 제9도에서, 입출력포트(12B)를 통해 a상 전류 i_a 와 b상 전류 i_b , 플립플롭(16G-16J)의 상검출신호(Q1-Q4), 앤드게이트(17B)의 상순신호(P2)를 읽어들이 (S1) 그 상순신호(P2)의 논리치가 확인해서(S2), 그 논리치가 "1"이면 정상순 검출전류상을 변경하여 컨버터(6)의 전류를 제어하고(S3,S5), "0"이면 역상순 검출전류상을 변경하여 컨버터(6)의 전류를 제어하게 된다.(S4,S5)

상기 전원전압의 상순이 정상순일 경우 검출전류 상 변경은 제10도를 토대로 하여 기술하고, 역상순일 경우 검출전류의 상 변경은 제11도를 토대로 기술한다.

먼저, 제10도에서, 실제전원전압의 상에 대한 상검출부(12A)의 출력에 따라 검출된 전류의 상을 전원전압의 상에 대응되게 일치시킨다. 상기 상검출부(12A)의 출력이 Q1=0, Q2=0, Q3=0, Q4=1인 경우(S11), 검출전류 i_a 를 C상 전류 i_{cf} 로 하고, i_b 는 그대로 b상 전류로 하며, a상 전류 $i_{af}=-(i_b+i_{cf})$ 로 변경한다. 상기 i_a , i_b 는 검출전류이고, i_{af} , i_{bf} , i_{cf} 는 전류상 변경 후 최종 전류이다. 상 변경이 완료되면 상변경 완료 플래그를 세트시킨다. 이와 같은 방법으로 Q1,Q2,Q3,Q4의 상태에 따라 상변경 스텝(S14),(S16),(S18),(S20),(S22)에서와 같이 변경하고, 상기의 경우가 발생되지 않을 경우, 에러 발생 스텝(S24)을 수행한다.

제11도에 이어서, 상검출부(12B)의 출력이 Q1=0, Q2=0, Q3=0, Q4=1인 경우(S31), 검출전류 i_a 를 b상 전류 i_{bf} 로 i_b 를 C상 전류 i_{cf} 로, a상 전류 $i_{af}=-(i_{bf}+i_{cf})$ 로 변경하고, 변경이 완료되면 상검출 완료스텝(S43)에서 상검출 완료 플래그를 세트시킨다. 상기의 방법으로 상검출부(12B)의 출력 Q1,Q2,Q3,Q4의 상태에 따라 상변경 스텝(S34),(S36),(S38),(S40),(S42)을 수행한다. 상기 전류상 변경이 완료된후, 전류 i_{af} , i_{bf} , i_{cf} 를 이용하여 컨버터 제어부(12)상에서 각종 연산을 수행한다.

이상에서 상세히 설명한 바와 같이 본 발명은 전원이 투입될때 직류측 콘덴서에 전류가 흘러 충전되는 동안에 위상검출용 변압기와 전류 검출용 흡수자를 이용하여 상순과 그에 대응하는 상을 검출하여 검출된 상순이 역상순일 경우 중앙처리장치를 이용하여 정상순으로 변경하고, 전원전압의 상과 흡수자의 상이 서로 다를 경우, 전원전압의 상과 흡수자의 상이 일치되도록 함으로써 안정된 전류 제어를 보장할 수 있는 효과가 있다.

(57) 청구의 범위

청구항 1


위상검출용 변압기(11)의 출력전압(e_a, e_b, e_c)를 기 설정된 기준신호와 비교하여 그 비교상전압(V_a, V_b, V_c)을 이용해서 상순신호(P2)를 생성함과 아울러, 컨버터 제어용 홀소자(5A), (5B)의 출력전류(i_a, i_b)를 기설정된 기준치와 비교하여 그 결과전류(I_a, I_b) 및 상기 전압(V_a, V_b, V_c)을 이용하여 상검출 신호(Q1-Q4)를 출력하는 상검출부(12A)와, 시스템에서 처리되는 데이터를 저장하는 램(12D)과, 시스템 프로그램 및 상순 변경표를 내장하는 롬(12E)과, 입출력포트(12B)를 통해 상기 상검출신호(Q1-Q4) 및 홀소자(5A), (5B)의 출력전류를 토대로 하여 상순을 점검하여 그 상순이 역상순일 경우 상순 변경표를 이용하여 정상순으로 변경하는 중앙처리장치(12F)와, 상기 중앙처리장치(12F)를 제어를 받아 컨버터(6)의 구동을 제어하는 베이스 구동부(12C)로 구성된 것을 특징으로 하는 컨버터 제어장치의 상검출회로.

청구항 2


제1항에 있어서, 상검출부(12A)는 위상검출용 변압기(11)의 출력전압(e_a, e_b, e_c)를 기 설정된 기준신호와 비교하여 구형파의 상전압(V_a, V_b, V_c)을 출력하는 비교기(15D-15F)와, 상기 비교기(15D-15F)의 비교상 전압(V_a, V_b, V_c)을 공급받아 각상의 하강에지에서 a상은 b상의 상태를, b상은 c상의 상태를, c상은 a 상의 상태를 검출하는 플립플롭(16D-16F)과, 상기 플립플롭(16D-16F)의 출력신호를 앤드조합하여 상순신 호(P2)의 논리치를 결정하는 앤드게이트(17B)와, 컨버터 제어용 홀소자(5A), (5B)의 출력전류(i_a, i_b)를 기 설정된 기준치와 비교하여 구형파의 상전류(I_a, I_b)를 출력하는 비교기(15G), (15H)와, 상기 상전 류(I_a, I_b)를 클럭신호로 하고, 상기 상전압(V_a, V_b)을 입력 데이터로 하여 상검출신호(Q1-Q4)를 생성하 는 플립플롭(16G-16J)으로 구성된 것을 특징으로 하는 컨버터 제어장치의 상검출회로.

도면


도면1




도면2




도면3




도면4




도면5




도면6a




도면6b



도면7a




도면7b




도면8

a_1	a_2	a_3	a_4	$p_2 = 1$	$p_2 = 0$: $a_1 \rightarrow a_2$ 변경 $a_2 \rightarrow a_1$
0	0	0	1	$a_1 \rightarrow a_2$ 변경	$a_1 \rightarrow a_2, a_2 \rightarrow a_1$ 변경
0	0	1	0	$a_1 \rightarrow a_2, a_2 \rightarrow a_1$ 변경	$a_1 \rightarrow a_2, a_2 \rightarrow a_1$ $a_2 \rightarrow a_1$ 변경
0	1	0	0	$a_1 \rightarrow a_2, a_2 \rightarrow a_1$ 변경	$a_1 \rightarrow a_2$ 변경
0	1	1	0	$a_1 \rightarrow a_2, a_2 \rightarrow a_1$ 변경	$a_1 \rightarrow a_2, a_2 \rightarrow a_1$ 변경
1	0	0	0	$a_1 \rightarrow a_2$ 변경	정상
1	0	0	1	정상	$a_1 \rightarrow a_2, a_2 \rightarrow a_1$ 변경

도면9



도면 10



도면 11

